はい、タイトルの通りです。 GitBucketは入れやすいし、愛用させて頂いているのですが、大問題があるのです。 それはシンタックハイライト機能がしょぼいと言うこと。とくに、Verilogとかね、悲惨なことになりますよ。 別にGitBucketのシンタックスハイライ…

サーバーとかWebを弄ってない私は、普段仮想OSっていうと単純にLinuxデスクトップを弄りたいだけ。基本的に、ホストOSとリモート接続する理由がなかったのですが、実験の為に仮想サーバーたてて、SSHで繋ぐまでをやってみました。 環境 この記事は以下の環境…

入門三回目は今回はChisel3のメリットデメリットを紹介します。いつになったら入門するんだ？ さて、私が感じるメリットは、IDEの支援が受けられる、接続表現が強力、抽象的な表現が可能である点。 デメリットは非同期リセットがない、IOポート名を変えられ…

やーやーやー。 ハードウェアをScalaで書ける組み込み言語、Chisel3の入門インストール講座です。 というわけで、面倒でもまずは開発環境を準備するところから始めよう。 ごらんの番組は以下の内容でお送りいたします。 Chisel開発に必要な物 JDKのインスト…

日本人だけが知らないScala製のChisel！とか、煽り文章とか考えてみたけど、タイトルだけでギブアップ。別にVerilogもVHDLも捨てなくて良いです。 今回はChiselというハードウェアを記述するScalaのライブラリ（埋め込み言語）をご紹介します。 なお、Scala…

VerilatorとはVerilogコードをシミュレーション可能なC++コードに変換するツールです。Windowsにインストールしてみましょう。www.veripool.org MSYS2上でインストール MSYSを起動して、以下をタイプ。32bit板を入れたい人はmingw-w64-i686-verilator。 pacm…